時(shí)鐘芯片概述

時(shí)鐘芯片屬于細(xì)分領(lǐng)域市場的模擬混合信號芯片。由于其應(yīng)用的獨(dú)特性和專業(yè)性，大眾對時(shí)鐘芯片的關(guān)注度和了解較少。隨著高速數(shù)據(jù)通信的發(fā)展、5G網(wǎng)絡(luò)的普及和國產(chǎn)芯片替代趨勢，時(shí)鐘芯片開始贏得越來越多的關(guān)注。時(shí)鐘芯片是高性能通訊系統(tǒng)中必不可少的核心芯片，其性能及可靠性直接影響著通訊系統(tǒng)的主要性能和系統(tǒng)穩(wěn)定性。

高速數(shù)據(jù)通信為了降低誤碼率，需要保持盡可能低的系統(tǒng)抖動及時(shí)鐘抖動。5G網(wǎng)絡(luò)需要更大容量、更低延遲的前傳和回傳解決方案，因此需要大量的時(shí)鐘芯片（如時(shí)鐘發(fā)生器、時(shí)鐘緩沖器、時(shí)鐘去抖芯片、網(wǎng)絡(luò)同步器和振蕩器等）來提供必要的時(shí)鐘發(fā)生和分配功能。通信感知一體化和時(shí)空同步技術(shù)分別是未來6G通信網(wǎng)絡(luò)的發(fā)展方向和核心技術(shù)之一，也對時(shí)鐘芯片的分辨率、準(zhǔn)確度、穩(wěn)定性以及時(shí)間同步技術(shù)提出了越來越嚴(yán)格的要求。

我們在這里先對時(shí)鐘芯片中最基本、用途很廣的時(shí)鐘緩沖芯片來做一個(gè)簡單介紹。幾乎所有的電子系統(tǒng)都需要對系統(tǒng)中的很多芯片提供多個(gè)時(shí)鐘信號，以建立該系統(tǒng)的運(yùn)行節(jié)奏。這些時(shí)鐘信號通常由石英晶體產(chǎn)生，頻率范圍可以從幾MHz到幾百M(fèi)Hz。系統(tǒng)中的很多芯片都需要這些時(shí)鐘信號，但是如果在設(shè)計(jì)中采用多個(gè)獨(dú)立的晶體時(shí)鐘源給不同的芯片提供時(shí)鐘信號，會提高系統(tǒng)成本，增大電路板面積，而且會帶來時(shí)間同步的問題，好的系統(tǒng)設(shè)計(jì)會選擇使用單一主時(shí)鐘振蕩器作為時(shí)鐘源，再將時(shí)鐘信號通過時(shí)鐘緩沖分配給整個(gè)系統(tǒng)中的各個(gè)芯片。時(shí)鐘振蕩器通常不能支持所有負(fù)載，而且驅(qū)動能力有限，很難驅(qū)動連接信號源與負(fù)載之間的電路布線或電纜。不同的芯片由于工藝制程、封裝形式以及工作電壓等不同，對時(shí)鐘信號的格式、電平以及驅(qū)動能力有不同的要求，所以時(shí)鐘緩沖的主要功能需要包括時(shí)鐘信號復(fù)制、時(shí)鐘信號格式轉(zhuǎn)換和時(shí)鐘信號電平轉(zhuǎn)換。